48 コアのマイクロプロセッサ...次は何 ? 量子コンピューティング ?

Intel は Nehalem マイクロプロセッサで優れた技術を見せました。現在のアーキテクチャー上、チップの処理コアは 8 つが上限ですが、Intel はこれよりも大きなビジョンを抱きながら研究開発を進めています。業界の一部の人は、48 コアのプロセッサ (左の写真参照) を 100 以上のコアにスケールできると考えていますが、非常に印象的です。以前、私が巨大な SMP サーバーの導入をしていたときは、シングルコアのクロック速度が計算能力を決定する大きな要因でした。その後、予測されていたとおり、21 世紀に入って数年で、テクノロジーは物理法則の壁にぶつかりました。クロック速度の向上という選択肢がなくなったのです。しかしスケールの問題について は、現在マルチコアのアーキテクチャーを構築することで対処しています。つまり、ソフトウェアでアドレス指定できる単一のダイ上に、複数の処理エンジンを 配置するのです。相互接続を処理する CPU はさらに小型化し、並列コンピューティングはコモディティー化し始めています。こういったマルチコア CPU をプログラムするソフトウェアを導入すると、並列コンピューティングは大幅な性能向上を実現できる可能性があります。

Intel の 48 コア研究用チップですばらしいのは、125 ワットという消費電力です。これは平均で 1 コアあたり約 2.6 ワットです。さらにこの 48 コアのチップでは、電圧と周波数をソフトウェアで動的に操作できます。そのため、消費電力は 125 ワットよりも小さくなることがあります。2000 年代の前半、SMP サーバーのマイクロプロセッサ 32 個だけで、最大 2 キロワットも消費していたのです。私の意見として、エネルギー費用と冷却費用が上昇すると、例の物理法則と同様の壁になるのではないかと思っています。もし興味があれば、究極のコアアーキテクチャーに関する情報がこちらで確認できます。

大 学や研究機関にいる業界人は、10 年、20 年、30 年後のことをどう考えているのでしょうか。半導体の分野では、プロセスジオメトリの限界に近づきつつあります。たとえば、45 ナノメートルテクノロジーはあまりに微細であるため、原子の大きさ何個分かという精度でレイヤーを操作します。誤差の範囲は小さくなりつつあります。信頼 性ももちろん重要になります。半導体を製造するのに原子 1 つ 1 つを操作するような段階になったら、テクノロジーは私たちをどこに導くのでしょうか。現在、業界の研究所では、原子 1 個を操作できるようになっています。

1 つの選択肢として、クロック周波数やマルチコア以外の数字を見つけることが挙げられます。また別の選択肢は、将来有望かもしれません。量子コンピューティ ングという言葉を聞いたことがありますか。コンピュータサイエンスの世界にいる私たちは、2 進法、8 進法、16 進法、そして 10 進法を使っています。ビットとキュビットの違いを調べてみたいなら、こちらをクリックしてみてください。

ブログはこちらでもご覧になれます。http://bobporras.wordpress.com/

Comments:

Post a Comment:
Comments are closed for this entry.
About

The blog of Bob Porras - Vice President, Data, Availability, Scalability & HPC for Sun Microsystems, Inc.

Search

Categories
Archives
« April 2014
SunMonTueWedThuFriSat
  
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
   
       
Today